DCDCコンバータのノイズ対策完全攻略｜EMI一発合格の基板設計術

電子機器の高密度実装化と高速スイッチング化が極限まで進む中、電源設計エンジニアを最も悩ませるのが「DCDCコンバータから噴き出すスイッチングノイズ」です。試作基板を電波暗室に持ち込み、CISPR規格のEMI（電磁妨害波）試験でリミットラインを軽々と超えて不合格となり、基板改版のスケジュールとコスト増に青ざめた経験を持つ設計者は少なくありません。

「フィルターを追加してもノイズフロアが下がらない」「フェライトビーズを挿入したら別の周波数でピークが跳ね上がった」といったトラブルの多くは、ノイズ発生の物理的メカニズムと基板上の寄生成分を見誤っていることに起因します。小手先のパッチ当てではない、理論と現場の実務データに裏打ちされた根本対策を徹底解剖します。

📌 【この記事の重要ポイントまとめ】

• 要点1：スイッチングノイズの主原因は急峻な「di/dt（電流変化率）」と「dv/dt（電圧変化率）」による寄生インダクタンス・容量の励振にある。
• 要点2：最大の特効薬は部品追加ではなく「ホットループ（入力コンデンサ〜FET間）の面積最小化」を徹底した基板レイアウト設計。
• 要点3：スナバ回路設計やフェライトビーズ選定はDCバイアス特性や共振周波数を厳密に計算・検証しなければ逆効果を招く。

【徹底解剖】DCDCコンバータのノイズ発生原因とスペクトラムの正体

DCDCコンバータにおけるノイズ対策の第一歩は、発生源で何が起きているのかを物理レイヤーで分解して把握することです。スイッチングレギュレータは高効率で電力変換を行う反面、MOSFETなどの半導体素子を超高速（数ナノ秒オーダー）でオン／オフ駆動します。この急峻なスイッチング動作こそが、広帯域にわたる電磁ノイズの発生源です。

発生するノイズは、周波数軸と伝搬経路によって以下の3種類に大別されます。

• スイッチング周波数ノイズ（数百kHz〜数MHz帯）：基本波とその低次高調波成分。主にリプル電圧やインダクタの磁束漏れに起因し、ディファレンシャルモード（ノーマルモード）として伝搬する。
• スイッチングエッジ・リンギングノイズ（50MHz〜300MHz帯）：MOSFETの寄生容量（Coss）とプリント基板の配線寄生インダクタンス（Lp）が共振して生じる急峻な高周波振動。放射エミッション規格（CISPR 25/32など）で最も引っかかりやすい領域。
• コモンモード・グラウンドバウンスノイズ（数MHz〜1GHz超）：スイッチングノード（SW端子）の急激な電位変化（dv/dt）により、ヒートシンクや筐体、グラウンドプレーンへの寄生容量を介して変位電流（i = C × dv/dt）が流れ込み、接続ケーブル全体をアンテナにして放射されるノイズ。

多くの現場で見落とされがちなのが、ノーマルモードノイズとコモンモードノイズ対策の混同です。伝導エミッション測定（150kHz〜30MHz）において、低周波領域では往復の電源ラインを逆向きに流れるノーマルモードが支配的ですが、10MHzを超える領域や放射エミッションでは、全ラインを同位相で流れるコモンモードが支配的になります。経路が全く異なるため、ノーマルモード用のローパスフィルタをいくら強化しても、コモンモードによる高周波放射ノイズはビクともしません。

【現場の落とし穴】見落としがちな電源基板レイアウトノイズの盲点

「回路図は完璧なのにEMI試験をパスしない」というトラブルの9割以上は、電源基板レイアウトノイズに起因します。回路図上では単なる「直線」に見えるパターン配線も、高周波領域では1mmあたり約1nHの寄生インダクタンスを持つ伝送線路となります。10A/nsといった過渡電流が流れる回路では、わずか2nHの配線インダクタンスでも $V = L \times (di/dt) = 20\text{V}$ ものサージ電圧が発生し、これがリンギングとなって激しい電磁波を放射します。

基板設計において絶対に妥協してはならない最重要ポイントが「ホットループの面積最小化」です。

降圧（Buck）コンバータの場合、ハイサイドMOSFETがオンした瞬間に「入力コンデンサ → ハイサイドFET → ローサイドFET（またはダイオード） → 入力コンデンサのGND端子」を急峻なパルス電流が周回します。このループ面積がアンテナとなり、磁界ノイズを空間へ撒き散らします。対策の鉄則は以下の通りです。

• バイパスコンデンサ配置の極限近接：小容量・低ESLの0402/0603（ミリ表記：1005/1608）サイズの積層セラミックコンデンサ（MLCC）を、ICのVIN端子とPGND端子の直近に最短・最太パターンで配置する。
• 直下リターンGNDプレーンの確保：ホットループの直下層（レイヤー2）にスリットのないベタGNDを配置し、イメージ電流による磁界キャンセレーション（相殺効果）を最大限に引き出す。
• スイッチノード（SW）の面積最適化：高電圧が高速で振れるSW配線は容量性ノイズ（電界）の送信アンテナとなるため、放熱性を損なわない範囲で面積を最小化し、敏感なフィードバックライン（FB）やアナログ信号から物理的に隔離する。

【設計データ比較】スナバ回路とフェライトビーズ選定の実効値検証

基板レイアウトを最適化した上で、残る高周波リンギングや伝導ノイズを抑え込むための代表的な回路対策手法を比較します。

【実践ノウハウ】伝導・放射エミッションを抑え込むEMIフィルタ設計

ノイズ規格をクリアするためのEMIフィルタ設計では、低周波の伝導エミッション対策から高周波の放射エミッション低減までを統合的にカバーする多段構成が基本となります。

1. スナバ回路定数の算出プロトコル（共振法）

あてずっぽうでコンデンサ（$C_{snub}$）や抵抗（$R_{snub}$）を選定すると、無駄な発熱を招くだけでリンギングを抑制できません。現場で最も確実な「共振周波数法」の手順は以下の通りです。

1. オシロスコープでSWノードの素のリンギング周波数（$f_1$）を測定する。
2. SW-GND間に容量（$C_{add}$）を追加し、リンギング周波数が半分（$f_2 = f_1 / 2$）になる容量値を探す。
3. 回路の寄生容量 $C_{par} = C_{add} / 3$、寄生インダクタンス $L_{par} = 1 / (4 \pi^2 f_1^2 C_{par})$ を算出する。
4. 特性インピーダンス $Z_0 = \sqrt{L_{par} / C_{par}}$ を計算し、スナバ抵抗 $R_{snub} = Z_0$、スナバ容量 $C_{snub} = 1 \sim 3 \times C_{par}$ に設定する。

この手順により、無用な損失を最小限に抑えつつ、臨界制動に近い状態でリンギングをシャープに減衰させることが可能になります。

2. π型（パイ型）入力フィルタの反共振ダンピング

入力側にLCフィルタやπ型フィルタを挿入する場合、フィルタの出力インピーダンスがDCDCコンバータの入力インピーダンス（負性抵抗特性を持つ）と交差すると、システム全体が異常発振を起こしたりノイズが劇的に増大します（ミドルブルックの安定判別条件）。

対策として、低ESRのセラミックコンデンサに並列して、適度なESR（数Ω）を持つ電解コンデンサや、直列にダンピング抵抗を入れた積層セラミックを配置して、フィルタの共振ピーク（Q値）を強制的に潰すダンピング処理が必須となります。

【実態検証】EMC試験室でエンジニアが直面するリアルな失敗と教訓

大手計測器メーカーのエンジニアや自動車電装品サプライヤーの現場取材を通して見えてくるのは、電波暗室における「試行錯誤の泥沼劇」です。

大手車載機器メーカーの電源設計担当者は、自著や技術手記の中で次のように語っています。

「試験前夜までシミュレーションを重ねていたが、いざ電波暗室で測定すると150MHz付近でCISPR 25 Class 5の制限値を15dBもオーバーしていた。現場でフェライトコアをケーブルに何重にも巻き、パターンを削ってジャンパ線を飛ばす応急処置に追われ、精神的に限界だった。最終的な原因は、SWノードの放熱パターンの直下に引かれたグラウンドの細いスリットを跨ぐ信号線だった」

ネット上のエンジニアコミュニティや知恵袋、技術SNS上でも、「フェライトビーズを追加したら逆にノイズが増えた」という悲鳴が頻繁に見受けられます。これは、フェライトビーズ選定時にデータシートの「無負荷時インピーダンス曲線」だけを見て採用し、実際の動作電流下で磁気飽和（DCバイアス特性）を起こして単なるショート導線と化していたり、周囲のMLCCと共振峰を形成して特定周波数をブーストしてしまっているケースが典型例です。

一般に知られていない盲点とネットの誤解

電源ノイズ対策において、ウェブ上の古い情報や感覚的な設計論によって広まっている「代表的な誤解」を是正します。

• 誤解1：「GNDはアナログとパワーで分離して1点で接続すべきである」
  → 真相：現代の高密度・高速スイッチングDCDCコンバータにおいて、安易なGND分離はスリットを生み、高周波リターン電流のループを広げて強力な放射アンテナを作ります。原則として「内層全体を単一の強固なベタGNDプレーン」とし、部品配置によってパワー電流とセンシティブ信号の流れる領域を物理的にゾーニング（棲み分け）するのが現代のデファクトスタンダードです。
• 誤解2：「スイッチング周波数を高くすれば、コンデンサやインダクタを小型化できてノイズ対策も有利になる」
  → 真相：スイッチング周波数を上げると、インダクタやコンデンサの定数は小さくできますが、1秒あたりのスイッチング回数が増加し、di/dt・dv/dtのエッジ比率が高まるため、高周波放射ノイズは格段に悪化します。小型化とノイズ対策は鋭敏なトレードオフ関係にあります。
• 誤解3：「シールドケースで覆えば放射ノイズは完全に消せる」
  → 真相：コモンモードノイズは基板とシールド間の寄生容量を介してシールド自体に伝導し、シールドが新たなアンテナとなって電波を再放射します。シールドのGND接続インピーダンスが極めて低くなければ、シールドケースはノイズの拡散装置になり得ます。

【プロの結論】おすすめできる設計アプローチ・慎重になるべき手法の判断基準

【DCDCコンバータのノイズ対策】に関するよくある質問（FAQ）

Q1：スイッチングノイズがどうしても消えません。何から手をつけるべきですか？
A1：まずはオシロスコープと近傍プローブを用いて、ノイズの「ピーク周波数」を特定してください。数十MHz〜数百MHzの共振であれば、SWノードのリンギングが原因です。その場合、外付け部品を追加する前に、入力コンデンサの配置をIC端子へ極限まで近づける基板修正、またはSW端子へのRCスナバ回路の追加が最も効果的です。

Q2：フェライトビーズを挿入するとノイズが悪化するのはなぜですか？
A2：フェライトビーズの等価インダクタンスと、前後のパスコン（MLCC）の静電容量がLC共振回路を形成し、特定の周波数を増幅（反共振）させている可能性が極めて高いです。フェライトビーズに並列または直列にダンピング抵抗を挿入してQ値を下げるか、共振周波数がノイズ周波数と重ならない定数へ再選定してください。

Q3：スナバ回路を入れるとコンバータの効率はどれくらい落ちますか？
A3：スナバ回路の電力損失は $P = C_{snub} \times V_{in}^2 \times f_{sw}$ で計算できます。例えば $V_{in}=12\text{V}$、$f_{sw}=1\text{MHz}$、$C_{snub}=1000\text{pF}$ の場合、損失は約0.144Wとなります。低出力電源では数％の効率低下を招くため、スナバ容量 $C_{snub}$ はリンギングを抑制できる最小限の値（寄生容量の1〜2倍程度）に設定することが肝要です。

Q4：スペクトラム拡散（SSCG）機能付きのICはノイズ対策に有効ですか？
A4：非常に有効です。スイッチング周波数を一定範囲（例：±5%）で意図的に変調させることで、スペクトラムアナライザの分解能帯域幅（RBW）内で観測されるピークエネルギーを分散させ、見かけの測定値を5〜10dB程度押し下げることができます。ただし、トータルの放出エネルギー自体が消えるわけではないため、アナログ回路への干渉音などの影響は別途検証が必要です。

まとめ：手戻りゼロを実現する次世代電源設計の指針

DCDCコンバータのノイズ対策は、EMI試験に落ちた後の「パッチ当て」で対処しようとすると、基板改版の繰り返しにより莫大なコストと開発遅延を招きます。SiCやGaNといったワイドバンドギャップ半導体の普及に伴い、スイッチングスピードがさらに高速化する時代においては、ノイズを後から消すのではなく「最初から発生させない・伝搬させない」フロントローディング設計が不可欠です。

基板設計の初期段階からホットループをミリ単位で絞り込み、ベタGNDによる相殺効果を活用し、理論に基づいたスナバ回路とフィルター選定を行うこと。この基本原則を愚直に貫くことこそが、過酷なEMC試験を一発でクリアし、高品質な製品を最短スケジュールで市場へ送り出すための最短ルートとなります。 （出典: dc dc コンバータ の ノイズ 対策（Yahoo!ニュース））